

日本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2003年 9月25日

出願番号 Application Number:

特願2003-333677

[ST. 10/C]:

[JP2003-333677]

出 願 人
Applicant(s):

沖電気工業株式会社

2003年12月24日

特許庁長官 Commissioner, Japan Patent Office 今井康



()

1/E

【書類名】 特許願 【整理番号】 GI000010

【提出日】平成15年 9月25日【あて先】特許庁長官 殿【国際特許分類】H03F 3/217

【発明者】

【住所又は居所】 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

【特許出願人】

【識別番号】 000000295 【氏名又は名称】 沖電気工業株式会社

【代表者】 篠塚 勝正

【代理人】

【識別番号】 110000165

【氏名又は名称】 グローバル・アイピー東京特許業務法人

【代表者】 宮川 良夫

【手数料の表示】

【予納台帳番号】 193162 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

【書類名】特許請求の範囲

【請求項1】

Pchトランジスタ及びNchトランジスタからなるサブインバータが複数段接続されて構成されたインバータ回路と、

前記インバータ回路に対応する回路構成でPchトランジスタ及びNchトランジスタからなるサブインバータが複数段接続されて構成された参照回路と、

前記インバータ回路と前記参照回路とにおいてPch及びNchトランジスタを同じ組み合わせで、かつ、Pch及びNchトランジスタを互いに独立に選択する選択回路と、

前記参照回路において選択されているPchトランジスタの駆動能力である第1駆動能力と、前記参照回路において選択されているNchトランジスタの駆動能力である第2駆動能力とを比較し、その比較結果に基づいて、前記第1駆動能力と前記第2駆動能力とが均衡するように前記選択回路に制御信号を出力して、前記選択回路を制御する選択制御回路とを備え、

前記選択回路は、前記インバータ回路の入力信号と前記選択制御回路から出力された制御信号とに応じて、前記インバータ回路のPch及びNchトランジスタの動作を制御することを特徴とする信号増幅回路。

【請求項2】

前記選択制御回路は、

前記参照回路において選択されている P c h トランジスタの駆動能力である第 1 駆動能力と、前記参照回路において選択されている N c h トランジスタの駆動能力である第 2 駆動能力とを比較する比較回路と、

前記比較結果に基づいて、Pchトランジスタの選択数またはNchトランジスタの選択数のいずれを変更するか判定する判定回路と、

前記判定回路の判定結果に基づいて、Pchトランジスタの選択数またはNchトランジスタの選択数のいずれかを変更するように、前記選択回路を制御する選択増減回路と、を有することを特徴とする請求項1に記載の信号増幅回路。

【請求項3】

前記判定回路は、前記比較結果に応じていずれか一方のカウント値が増加する第1及び 第2カウンタ回路を有し、

前記選択増減回路は、前記第1カウンタ回路のカウント値に応じてPchトランジスタの選択数を変更する第1選択デコード回路と、前記第2カウンタ回路のカウント値に応じてNchトランジスタの選択数を変更する第2選択デコード回路と、

を有することを特徴とする請求項2に記載の信号増幅回路。

【請求項4】

前記比較結果において前記第1駆動能力の方が高い場合、前記第1カウンタ回路はカウント値を増加させ、前記第1選択デコード回路は、前記第1カウンタ回路のカウント値に応じて、Pchトランジスタの選択数が減少するように前記選択回路を制御し、

前記比較結果において前記第2駆動能力の方が高い場合、前記第2カウンタ回路はカウント値を増加させ、前記第2選択デコード回路は、前記第2カウンタ回路のカウント値に応じて、Nchトランジスタの選択数が減少するように前記選択回路を制御することを特徴とする、請求項3に記載の信号増幅回路。

【請求項5】

前記比較結果において前記第1駆動能力の方が高い場合、前記第2カウンタ回路はカウント値を増加させ、前記第2選択デコード回路は、前記第2カウンタ回路のカウント値に応じて、Nchトランジスタの選択数が増加するように前記選択回路を制御し、

前記比較結果において前記第2駆動能力の方が高い場合、前記第1カウンタ回路はカウント値を増加させ、前記第1選択デコード回路は、前記第1カウンタ回路のカウント値に応じて、Pchトランジスタの選択数が増加するように前記選択回路を制御することを特徴とする、請求項3に記載の信号増幅回路。

【請求項6】

2/E

前記信号増幅回路はD級信号増幅回路であることを特徴とする、請求項1から5のいずれかに記載の信号増幅回路。

【請求項7】

前記インバータ回路はCMOSインバータが複数段接続されて構成されていることを特徴とする、請求項1から5のいずれかに記載の信号増幅回路。

【書類名】明細書

【発明の名称】信号増幅回路

【技術分野】

[0001]

本発明は、信号増幅回路、特に、Pchトランジスタ及びNchトランジスタからなるインバータが複数段接続されて構成されるインバータ回路を備える信号増幅回路に関する

【背景技術】

[00002]

スピーカを駆動する電力駆動回路としては、低消費電力のD級信号増幅回路(D級アンプ)が主に使用される。このようなD級信号増幅回路は、Nch及びPchのMOSトランジスタで構成されたCMOSインバータを複数段に接続して構成され、PWM制御により駆動される。このようにCMOSインバータを複数段に接続してPWM波形を出力する場合、PWM出力信号には、パルス幅によって決まる振幅成分以外に、パワー中心によって決まる位相成分が含まれており、PWM波形の立ち上がりと立ち下がりの波形が異なるとパワー中心のずれに繋がり、スピーカへの出力信号に歪を生じる虞がある。

[0003]

また、スピーカの+側入力ラインとー側入力ラインとに、位相が180度ずれた波形を出力するBTL方式では、PWM出力信号の立ち上がり、立ち下がりにおけるオーバシュートまたはアンダーシュート等のノイズを+側入力ラインとー側入力ラインとの間のストレーキャパシタによって相殺するとともに、+側と一側入力ラインでの電流変動による電磁波も互いに相殺している。これらのノイズ及び電磁波の相殺は、PWM出力信号の立ち上がりと立ち下がりの波形が近い程効果があり、立ち上がりと立ち下がりの波形の差が大きい程効果が減少する。

[0004]

PWM出力信号の立ち上がり及び立ち下がりの波形はそれぞれPch及びNchトランジスタの駆動能力に依存し、Pch及びNchトランジスタの駆動能力が異なるとPWM出力信号の立ち上がり及び立ち下がりにも差が生じる。ところが、Pch及びNchトランジスタの駆動能力は製造上必ずバラツキを持つため、従来のD級信号増幅回路では、製造ロットによっては、立ち上がりと立ち下がり波形に大きな差が生じ、波形歪が大きくEMI(Electro Magnetic Interference)の影響も大きくなる問題がある。

[0005]

特許文献1には、スピーカへの出力を調節する機能を有するD級信号増幅回路が記載されている。このD級信号増幅回路では、CMOSインバータの選択数を増減することにより、スピーカへの出力波形を調節している。

【特許文献 1 】 特開 2 0 0 1 - 2 2 3 5 3 7 号公報(第 2 - 4 頁、第 1 - 3 図)

【発明の開示】

【発明が解決しようとする課題】

[0006]

特許文献1に記載のD級信号増幅回路では、Pch及びNchトランジスタからなるトランジスタ対の単位で選択数を変更し、Pch及びNchトランジスタを同時に増減するものであり、Pchの駆動能力とNchの駆動能力との間に差がある場合にこれらを均衡させることは困難であり、出力波形の立ち上がりと立ち下がりに大きな差が生じ、波形歪が大きくEMIの影響も大きくなる虞がある。

[0007]

本発明は、信号増幅回路において、出力信号の波形歪及びEMIの影響を抑制することにある。

【課題を解決するための手段】

[0008]

本発明に係る信号増幅回路は、インバータ回路と、選択回路と、選択制御回路とを備え 出証特2003-3106683 ている。インバータ回路は、Pchトランジスタ及びNchトランジスタからなるサブインバータが複数段接続されて構成されている。参照回路は、インバータ回路に対応する回路構成でPchトランジスタ及びNchトランジスタからなるサブインバータが複数段接続されて構成されている。選択回路は、インバータ回路と参照回路とにおいてPch及びNchトランジスタを同じ組み合わせで、かつ、Pch及びNchトランジスタを互いに独立に選択する。選択制御回路は、参照回路において選択されているPchトランジスタの駆動能力である第1駆動能力と、参照回路において選択されているNchトランジスタの駆動能力である第2駆動能力とを比較し、その比較結果に基づいて、第1駆動能力と第2駆動能力とが均衡するように選択回路に制御信号を出力して、選択回路を制御する。また、選択回路は、インバータ回路の入力信号と選択制御回路から出力された制御信号とに応じて、インバータ回路のPch及びNchトランジスタの動作を制御する。

【発明の効果】

[0009]

本発明に係る信号増幅回路では、インバータ回路を構成するPch及びNchトランジスタの各駆動能力を、インバータ回路とは別に設けた参照回路から検出して比較し、Pchの駆動能力とNchの駆動能力とに差がある場合には、PchまたはNchトランジスタの選択数をそれぞれ独立に増減する。従って、PchとNchの駆動能力が製造上ばらついている場合でも両者を自動的に均衡させることができ、PchとNchの駆動能力にそれぞれ依存する立ち上がりと立ち下がりの波形を近づけることができる。この結果、信号増幅回路において出力信号の波形歪及びEMIの影響を低減できる。

【発明を実施するための最良の形態】

$[0\ 0\ 1\ 0]$

(1) 第1実施形態

[構成]

図1は、本発明の第1実施形態に係る信号増幅回路1の電気回路図である。ここでは、信号増幅回路1は、PWM波形の入力信号をPWM波形の出力信号に増幅するD級信号増幅回路として説明する。この信号増幅回路1は、インバータ回路10、選択回路20、選択制御回路30から構成されており、選択回路20及び選択制御回路30によってインバータ10のPch及びNchトランジスタの駆動能力が均衡するように調整する。

$[0\ 0\ 1\ 1]$

インバータ回路10は、Pch及びNchMOSトランジスタからなるCMOSインバータ(サブインバータ)10a、10b、・・・を多段接続して構成されている。選択回路20は、PchトランジスタP1、P2、・・・のゲート端子に接続された論理和回路21と、NchトランジスタN1、N2、・・・のゲート端子に接続された論理積回路22とから構成されている。

$[0\ 0\ 1\ 2]$

選択制御回路30は、選択されているPchトランジスタの駆動能力とNchトランジスタの駆動能力とを比較し、その比較結果に基づいて、PchまたはNchトランジスタのいずれの選択数を減少させるかを判定し、その判定結果に基づいてPchまたはNchトランジスタのいずれかの選択数を減少させるように制御信号を選択回路20に出力する。以下、選択制御回路30の構成について具体的に説明する。

[0013]

参照回路35及び36は、それぞれ、インバータ回路10に対応する回路構成でPchトランジスタ及びNchトランジスタからなるサブインバータが複数段接続されて構成されたインバータ回路、即ち、インバータ回路10と同一又は寸法を縮小した構成であり、インバータ回路10とは別途設けられている。これらの参照回路35及び36は、テストクロック信号TESTCLKによって駆動され、TESTCLKに応じてパルス波形を出力する。また、参照回路35及び36は、インバータ回路10におけるPchまたはNchトランジスタのそれぞれの選択に連動して(インバータ回路10と同じ組み合わせの選択になるように)選択状態が変更されて駆動能力が変わり、出力のパルス波形も変化する

。コンデンサC1及びC2は、それぞれ参照回路35及び36の出力パルス波形の立ち上 がり及び立ち下がりをなまらせ、バッファ37及び38は、なまった出力波形を所定の閾 値で理想的なパルス波形に整形する。論理積回路39は、バッファ37及び38の出力パ ルス波形と、TESTCLKとに基づいて、バッファ37の出力パルスの立ち上がりがバ ッファ38の出力パルスの立ち下がりよりも早い場合、即ちPchの駆動能力がNchの 駆動能力よりも高い場合に、短いパルス波形を出力する。論理和否定回路40は、バッフ ァ38の出力パルスの立ち下がりがバッファ37の出力パルスの立ち上がりよりも早い場 合、即ちNchの駆動能力がPchの駆動能力よりも高い場合に、短いパルス波形を出力 する。フリップフロップSR-FF2は、論理積回路39から短いパルス波形が出力され る場合にLレベルを出力し、論理和否定回路40から短いパルス波形が出力される場合に Hレベルを出力する。論理積回路41は、SR-FF2の出力の反転信号とTESTCL Kの反転信号とを入力され、SR-FF2の出力がLレベルの場合に、即ちPchの駆動 能力の方が高い場合にカウント信号PCNTCK'Hレベル'を出力する。論理積回路4 2は、SR-FF2の出力とTESTCLKの反転信号とを入力され、SR-FF2の出 力がHレベルの場合に、即ちNchの駆動能力の方が高い場合にカウント信号NCNTC K'Hレベル'を出力する。カウント回路33はPCNTCKがHレベルとなるごとに+ 1カウントアップし、カウント回路34はNCNTCKがHレベルとなるごとに+1カウ ントアップする。カウント回路33及び34は、駆動能力調整開始時には0に初期化され る。選択デコード回路31及び32は、カウント回路33及び34が初期化されると、全 てのPch及びNchトランジスタを選択する(最大能力)。選択デコード回路31はカ ウンタ回路33が+1カウントアップされるごとにPchトランジスタの選択数を1つ減 少させるように選択信号(制御信号)を出力する。選択デコード回路32はカウンタ回路 34が+1カウントアップされるごとにNchトランジスタの選択数を1つ減少させるよ うに選択信号(制御信号)を出力する。

$[0\ 0\ 1\ 4]$

DフリップフロップDFF1は、SR-FF2の出力であるG点の状態を入力され、T ESTCLKが立ち下がるごとにG点の信号の状態を排他的論理和回路43に出力する。 即ち、DFF1は、TESTCLKが立ち下がるまで、前回のTESTCLKにおけるG 点の出力状態を保持する。DFF1は、駆動能力調整開始時にリセット/スタート信号R ST/STARTによってリセットされる。排他的論理和回路43は、DFF1で保持し ている前回のTESTCLKでのG点の状態と、今回のTESTCLKでのG点の状態と を比較し、前回と今回とで状態が変化していない場合(PchとNchの駆動能力の関係 が同じ場合)にはH点にLレベルを出力し、一方、前回と今回とで状態が変化している(PchとNchの駆動能力が逆転した場合)にH点にHレベルを出力する。Dフリップフ ロップDFF3は、I点の状態が立ち下がるごとにH点の状態を出力する。DFF3は、 駆動能力調整開始時にリセット/スタート信号RST/STARTによってリセットされ る。DFF2は、駆動能力調整開始時にリセット/スタート信号RST/STARTによ ってリセットされ、最初のTESTCLKの立ち下がりによって常時Hレベルに保持され ている入力状態を論理積回路44に出力する。即ち、最初のTESTCLKが立ち下がる まではリセット時のLレベルを論理積回路44に出力しているので、最初のTESTCL Kが立ち上がっても論理積回路 4 4 の出力 (I 点) は L レベルの状態が維持される。従っ て、最初のTESTCLK時にNchの駆動能力の方が高くG点の状態がHレベルとなり 、リセット時の状態のDFF1の出力 'Lレベル'とでH点がHレベルとなっている場合 に、I点の状態がHレベルからLレベルに立ち下がって、STOPがHレベルになり、駆 動能力調整が終了してしまうのを防止できる。フリップフロップSR-FF1は、RST /START及びSTOPを入力される。駆動能力調整開始時にRST/STARTがH レベルとなると、DFF3はリセットされSTOPがLレベルとなるため、SR-FF1 の出力はHレベルとなり、その後、STOPがHレベルとなるまでSR-FF1の出力は Hレベルを維持する。論理和回路 4 5 は、SR-FF1の出力に基づいて、駆動能力調整 用のクロック信号CLKをTESTCLKとして出力する。論理和回路45は、調整開始 時にRST/STARTがHレベルになると、TESTCLKの出力を可能とし、STOPがHレベルになるまでTESTCLKを出力する。論理和回路45は、STOPがHレベルになると、TESTCLKの出力を停止し、RST/STARTがHレベルとなるまで停止状態を継続する。

[0015]

〔動作〕

図2は、Pchトランジスタの駆動能力が高い場合の各部信号波形のタイムチャートである。

[0016]

RST/STARTがHレベルになると、カウンタ回路33及び34のカウント値を0に初期化し、選択デコード回路31及び32が全トランジスタを選択するように初期設定する。RST/START 'Hレベル'により、DFF1~DFF3がリセットされ、SR-FF1の出力がHレベルとなり、TESTCLKを出力可能とする。その後、RST/STARTがLレベルに下がったところで調整動作を開始する。

[0017]

TESTCLKが出力されると、参照回路35及び36からA点及びB点に、コンデンサC1及びC2の影響でなまったパルス波形が出力される。これらの波形を一旦バッファ37及び38で理想的なパルス波形に整えてC点及びD点に出力する。ここでは、Pchの駆動能力の方が大きいため、C点のパルス波形の立ち上がりがD点のパルス波形立ち下がりよりも早い。この場合、論理積回路39によりE点に短いパルス波形が出力される。E点のパルス波形は、C点のパルス波形の立ち上がりから、D点のパルス波形の立ち下がりまでHレベルとなる。なお、Nchの駆動能力の方が大きい場合には、図3に示すように、D点のパルス波形の立ち下がりがC点のパルス波形の立ち上がりよりも早く、論理和否定回路40によりF点に短いパルスが出力される。F点のパルス波形は、D点のパルス波形の立ち下がりからC点のパルス波形の立ち上がりまでHレベルとなる。即ち、Pchの駆動能力の方が高い場合にはE点に短いパルス波形が出力され、Nchの駆動能力の方が高い場合にはE点に短いパルス波形が出力され、Nchの駆動能力の方が高い場合にはF点に短いパルス波形が出力される。

$[0\ 0\ 1\ 8]$

E点に短いパルス波形が出力されると、SR-FF2がリセットされ、G点がLレベルとなる。G点がLレベルであると、TESTCLKが立ち下がるタイミングで論理積回路41からPCNTCK 'Hレベル'が出力され、カウンタ回路33が+1カウントアップされ、このカウンタ値が選択デコード回路31に入力される。選択デコード回路31は、Pchトランジスタの選択数を1つ減少させるように選択信号を出力する。また、カウンタ回路33のカウンタ値は、参照回路35にも入力され、選択デコード回路31での選択と連動して、即ち、インバータ回路10におけるPchトランジスタの選択が更新されと同じ組み合わせになるように、参照回路35でのPchトランジスタの選択が更新される。

[0019]

図2に示すように2回目のTESTCLKでも上記同様の処理を繰り返し、Pchトランジスタを引き続き1つ減少させる。3回目のTESTCLKでは、駆動能力の関係が逆転し、Nchの駆動能力が大きくなるため、F点に短いパルス波形が出力され、SR-FF2がセットされて、G点にHレベルが出力され、3回目のTESTCLKが立ち下がるタイミングで、NCNTCK 'Hレベル'が出力される。NCNTCK 'Hレベル'によりカウンタ回路34が+1カウントアップし、このカウンタ値が選択デコード回路32に入力される。選択デコード回路32は、Nchトランジスタの選択数を1つ減少させるように選択信号を出力する。また、カウンタ回路34のカウンタ値は、参照回路36にも入力され、選択デコード回路32での選択と連動して、即ち、インバータ回路10におけるNchトランジスタの選択の組み合わせと同じ組み合わせになるように、参照回路36でのNchトランジスタの選択が更新される。

[0020]

このとき、2回目のTESTCLKによりDFF1の出力として保持されているG点の状態 'Lレベル'と、3回目のTESTCLKによるG点の状態 'Hレベル'とにより、排他的論理和回路 4 3 から H点にHレベルが出力され、3回目のTESTCLKの立ち下がりに連動して立ち下がる I点の立ち下がりタイミングにおいて、STOPがHレベルとなり、SR-FF1の出力がLレベルとなり、TESTCLKの出力が停止され、調整を終了する。

[0021]

以上のように、Pchの駆動能力の方が高い場合、カウンタ回路33を+1カウントアップするごとにPchトランジスタの選択数を1つ減少させ、PchとNchの駆動能力が逆転した時点で駆動能力の調整を終了する。駆動能力が逆転した3回目のTESTCLKでは、駆動能力を減少させてきたPchトランジスタとは逆のNchトランジスタを1つ減少させて調整を終了するが、Pch及びNchの駆動能力を近づけるという点では問題がない。

[0022]

図3は、Nchトランジスタの駆動能力が高い場合の各部信号波形のタイムチャートである。

[0023]

この場合は上記とは逆に、Nchトランジスタの駆動能力の方が高いので、1回目のTESTCLKではF点に短いパルス波形が出力され、SR-FF2がセットされてG点にHレベルが出力され、1回目のTESTCLKが立ち下がるタイミングで、NCNTCK 'Hレベル'が出力される。NCNTCK 'Hレベル'によりカウンタ回路34が+1カウントアップし、このカウンタ値が選択デコード回路32に入力される。選択デコード回路32は、Nchトランジスタの選択数を1つ減少させるように選択信号を出力する。また、カウンタ回路34のカウンタ値は参照回路36にも入力され、選択デコード回路32での選択と連動して、即ち、インバータ回路10におけるNchトランジスタの選択の組み合わせと同じ組み合わせになるように、参照回路36でのNchトランジスタの選択が行われる。なお、1回目のTESTCLKでG点がHレベルとなると、G点のHレベルの出力と、DFF1のリセット時のLレベルの出力とによりH点がHレベルとなっているが、DFF2及び論理積回路44によりI点がLレベルに維持されているためDFF3によりSTOPをHレベルにならない。これにより、駆動能力が均衡する前に、G点のHレベルとDFF1のリセット時のLレベルとによってSTOPがHレベルとなって調整処理が終了してしまうことを防止している。

[0024]

2回目のTESTCLKでも同様にNchトランジスタの選択数を1つ減少させ、3回目のTESTCLKで駆動能力が逆転し、Pchの駆動能力が高くなると、E点に短いパルス波形が出力される。これによりSR-FF2がリセットされ、G点がLレベルとなり、TESTCLKが立ち下がるタイミングで論理積回路41からPCNTCK 'Hレベル'が出力され、カウンタ回路33が+1カウントアップされ、このカウンタ値が選択デコード回路31に入力される。選択デコード回路31は、Pchトランジスタの選択数を1つ減少させるように選択信号を出力する。また、カウンタ回路33のカウンタ値は、参照回路35にも入力され、選択デコード回路31での選択と連動して、即ち、インバータ回路10におけるPchトランジスタの選択の組み合わせと同じ組み合わせになるように、参照回路35でのPchトランジスタの選択が更新される。

[0025]

このとき、2回目のTESTCLKによりDFF1の出力として保持されているG点の状態 'Hレベル'と、3回目のTESTCLKによるG点の状態 'Lレベル'とにより、排他的論理和回路 43からH点にHレベルが出力され、3回目のTESTCLKの立ち下がりに連動して立ち下がるI点の立ち下がりタイミングにおいて、STOPがHレベルとなり、SR-FF1の出力がLレベルとなり、TESTCLKの出力が停止され、調整を終了する。

[0026]

以上のように、Nchの駆動能力の方が高い場合、カウンタ回路34を+1カウントアップするごとにNchトランジスタの選択数を1つ減少させ、PchとNchの駆動能力が逆転した時点で駆動能力の調整を終了する。駆動能力が逆転した3回目のTESTCLKでは、駆動能力を減少させてきたNchトランジスタとは逆のPchトランジスタを1つ減少させて調整を終了するが、Pch及びNchの駆動能力を近づけるという点では問題がない。

[0027]

なお、上記では、カウンタ回路33及び34のカウンタ値を0に初期化した場合に、選択デコード回路31及び32が全トランジスタを選択して最大能力としたが、必ずしも全トランジスタを選択する必要はなく、複数のPch及びNchトランジスタを選択すればよい。

[0028]

また、上記では、インバータ回路10とは別に参照回路を設け、参照回路35及び36にTESTCLKを入力することにより、Pch及びNchの駆動能力を検出するように構成したが、インバータ回路10のPch及びNchの出力電圧波形を検出し、A点に入力するような構成としても良い。この場合には、参照回路35及び36を別途設ける必要がなく、回路構成を簡略化し得る。

[0029]

また、上記では、D級信号増幅回路を例に挙げて説明したが、本実施形態に係る構成をA級、B級、C級等の信号増幅回路にも適用することができる。

[0030]

[作用効果]

本実施形態に係る信号増幅回路 1 によれば、インバータ回路 1 0 を構成する P c h e h h e

[0031]

また本実施形態に係る信号増幅回路では、RST/STARTによって信号増幅回路の 駆動能力調整を開始し、STOPがHレベルになることにより自動的に調整を終了するの で、手動による調整作業が不要になりコストダウンを図ることができる。

[0032]

(2) 第2 実施形態

図4は、第2実施形態に係る信号増幅回路1の電気回路図である。第1実施形態と異なる点は、論理積回路41の出力がNCNTCKとなり、論理積回路42の出力がPCNTCKとなっている点である。また、RST/START 'Hレベル'により、カウンタ回路33及び34のカウント値を0に初期化した場合に、選択デコード回路31及び32は、信号増幅回路1の出力が最小能力となるように、それぞれPch及びNchトランジスタを1つずつ選択する。

[0033]

Pchの駆動能力の方が高い場合には、論理積回路41からNCNTCK 'Hレベル'をカウンタ回路34に出力してカウント値を+1カウントアップし、選択デコード回路32によってNchトランジスタの選択数を1つ増加させる。このとき、カウンタ回路34のカウンタ値は、参照回路36にも入力され、選択デコード回路32での選択と連動して

、即ち、インバータ回路 1 0 における N c h トランジスタの選択の組み合わせと同じ組み合わせになるように、参照回路 3 6 での N c h トランジスタの選択が更新される。

[0034]

一方、Nchトランジスタの駆動能力の方が高い場合には、論理積回路42からPCNTCK 'H' レベルをカウンタ回路33出力してカウント値を+1カウントアップし、選択デコード回路31によってPchトランジスタの選択数を1つ増加させる。このとき、カウンタ回路33のカウンタ値は、参照回路35にも入力され、選択デコード回路31での選択と連動して、即ち、インバータ回路10におけるPchトランジスタの選択の組み合わせと同じ組み合わせになるように、参照回路35でのPchトランジスタの選択が更新される。

[0035]

即ち、本実施形態では、PchとNchの駆動能力で低い方のカウンタ回路33又は34を+1カウントアップし、駆動能力の低い側のトランジスタの選択数を増加させる。

[0036]

[作用効果]

上記実施形態では、信号増幅回路1の最大能力から駆動能力の高い側のPch又はNchトランジスタの選択数を減少させて、PchとNchの駆動能力を近づけ、信号増幅回路1の出力を最大能力近傍に調整したが、本実施形態では、信号増幅回路1の最小能力において駆動能力の低い側のPch又はNchトランジスタの選択数を増加させて、PchとNchの駆動能力を近づけ、信号増幅回路1の出力を最小能力近傍に調整することができる。なお、ここでは、カウンタ回路33及び34のカウンタ値を0に初期化した場合に、選択デコード回路31及び32がそれぞれPch及びNchトランジスタを1つずつ選択するとしたが、必ずしも1つずつ選択する必要はなく、Pch及びNchトランジスタを複数ずつ選択するようにしても良い。

【図面の簡単な説明】

[0037]

【図1】第1実施形態に係る信号増幅回路の電気回路図。

【図2】Pchの駆動能力の方が高い場合のタイムチャート。

【図3】Nchの駆動能力の方が高い場合のタイムチャート。


【図4】第2実施形態に係る信号増幅回路の電気回路図。


【符号の説明】

[0038]


- 1 信号增幅回路
- 10 インバータ回路
- 20 選択回路
- 30 選択制御回路
- 37、38 バッファ


【書類名】図面【図1】





3/





45

CLK

RST/START

SR-FF1

TESTCLK

DFF2

44

1/E

【書類名】要約書

【要約】

【課題】 信号増幅回路において、出力信号の波形歪及びEMIの影響を抑制することにある。

【解決手段】 Pch及びNchトランジスタからなるインバータ回路10と、インバータ回路10に対応する回路構成でPch及びNchトランジスタからなる参照回路35,36と、インバータ回路10と参照回路35,36とにおいて、Pch及びNchトランジスタを同じ組み合わせでかつPch及びNchトランジスタを互いに独立に選択する選択回路20と、参照回路35において選択されているPchトランジスタの第1駆動能力と、参照回路36において選択されているNchトランジスタの第2駆動能力とを比較し、その比較結果に基づいて第1駆動能力と第2駆動能力とが均衡するように選択回路20を制御する選択制御回路30と、を備えることを特徴とする信号増幅回路。

【選択図】 図1

特願2003-333677

出願人履歴情報

識別番号

[000000295]

1. 変更年月日

1990年 8月22日 新規登録

[変更理由] 住 所

東京都港区虎ノ門1丁目7番12号

氏 名

沖電気工業株式会社